This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-307157

(43)公開日 平成8年(1996)11月22日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ			技術表示箇所
H 0.3 D	5/00			H03D	5/00	Α	
	1/00				1/00	Α	
	3/00				3/00	Α	
	3/06				3/06	В	
			and the second s				

審査請求 未請求 請求項の数3 FD (全 10 頁)


		Т	
(21)出願番号	特願平8-127632	(71)出願人	390009597
			モトローラ・インコーポレイテッド
(22)出顧日	平成8年(1996)4月25日		MOTOROLA INCORPORAT
			RED
(31)優先権主張番号(435105 US. Serial A	1/b.	アメリカ合衆国イリノイ州シャンパーグ、
(32)優先日	1995年5月4日		イースト・アルゴンクイン・ロード1303
(33)優先権主張国	米国 (US)	(72)発明者	ジョーズ・ジー・コーレト
			アメリカ合衆国テキサス州オースチン、チ
			ェノ・コーティナ8209
		(72)発明者	グレッグ・エス・コドラ
			アメリカ合衆国テキサス州オースチン、グ
			ルームス・ストリート3704
		(74)代理人	弁理士 大貫 進介 (外1名)

(54) 【発明の名称】 復調器で算術演算を実施する回路

(57)【要約】

【課題】 復調器で算術演算を実施する回路が提供される。

【解決手段】 同相信号 I (n) とクワッドラチャ信号 Q (n) からラジアス値と位相値を決定する回路 1 0 は、好適には C O R D I C アルゴリズムを使用して、初期の同相信号とクワッドラチャ信号に基づき、位相値とラジアス値を繰り返し概算する。回路 1 0 は、多重タスク演算装置 5 0,メモリ2 0 およびコントローラ 3 0 を含む。多重タスク演算装置は、レジスタ 1 2,14,16,マルチプレクサ 1 8,22,シフト・レジスタ 2 4,25 および加算器 2 6 を含み、各種の算術演算を実施する。回路 1 0 はさらに、ラジアス値と位相値の種々の時間点における解を格納するダイナミック・メモリ 3 2 を含み、これらの解は、ラジアス値と位相値のフィルタリングにその後使用される。



【特許請求の範囲】

【請求項1】 同相信号およびクワッドラチャ信号から ラジアス値および位相値を決定する回路(10)であっ て:同相レジスタ(12);クワッドラチャ・レジスタ (14) ; 角レジスタ (16) ; 前記同相レジスタ (1 2) , 前記クワッドラチャ・レジスタ (14) および前 記角レジスタ(16)と動作的に結合された第1マルチ プレクサ(18);位相分割情報を格納するメモリ(2 0) ;前記同相レジスタ(12),前記クワッドラチャ ・レジスタ (14) および前記メモリ (20) と動作的 に結合される第2マルチプレクサ(22);前記第2マ ルチプレクサ(22)と動作的に結合されるシフト・レ ジスタ (24) であって、前記シフト・レジスタ (2 4) は乗算演算の少なくとも一部分を実施するシフト・ レジスタ(24);前記シフト・レジスタ(24)およ び前記第1マルチプレクサ(18)と動作的に結合され る加算器(26);前記加算器(26),前記同相レジ スタ (12), 前記クワッドラチャ・レジスタ (1 4),および前記角レジスタ(16)と動作的に結合さ れる累算器レジスタ(28);および、 前記同相レジスタ(12),前記クワッドラチャ・レジ

前記同相レジスタ(12),前記クワッドラチャ・レジスタ(14),前記角レジスタ(16),前記第1マルチプレクサ(18),前記第2マルチプレクサ(22),前記シフト・レジスタ(24),前記加算器(26),前記累算器レジスタ(28),および前記メモリ(20)に制御信号を与えるコントローラ(30)であって、前記制御信号に基づき、前記ラジアス値および前記位相値が、前記同相信号および前記クワッドラチャ信号に基づいて、前記同報信号および前記位相値を繰り返し概算することにより、前記同相信号および前記クワッドラチャ信号から決定されるコントローラ(30);によって構成されることを特徴とする回路。

【請求項2】 各種の算術演算を実施する多重タスク演

算装置(50)であって:同相レジスタ(12);クワッドラチャ・レジスタ(14) 角レジスタ(16);前記同相レジスタ(12),前記クワッドラチャ・レジスタ(14)および前記角レジスタ(14)および前記角レジスタ(18);前記同相レジスタ(12)と前記クワッドラチャ・レジスタ(14)と動作的に結合される第2マルチプレクサ(22);前記第1マルチプレクサと動作的に結合される第1シフト・レジスタ(25)であって、前記第1シフト・レジスタ(25);前記第2マルチプレクサ(22)と動作的に結合される第2シフト・レジスタ(24)であって、前記第2シフト・レジスタ(24)であって、前記第2シフト・レジスタ(24)であって、前記第2シフト・レジスタ(24)であって、前記第2シフト・レジスタ(24)であって、前記第2シフト・レジ

スタ (24) は乗算演算の少なくとも一部を実施する第

2シフト・レジスタ(24);前記第1シフト・レジス

タ(25)および前記第2シフト・レジスタ(24)と

動作的に結合される第1加算器(26);前配第1加算

器(26), 前記同相レジスタ(12), 前記クワッド ラチャ・レジスタ(14), 前記角レジスタ(16), および前記第1マルチプレクサ(18)と動作的に結合

される累算器レジスタ28:および、

2

前記同相レジスタ(12),前記クワッドラチャ・レジスタ(14),前記角レジスタ(16),前記第1マルチプレクサ(18),前記第2マルチプレクサ(22),前記第1シフト・レジスタ(25),前記第2シフト・レジスタ(24),前記第1加算器(26),および前記累算器レジスタ(28)に制御信号を与えるコントローラ(30)であって、前記制御信号に基づき、各種の算術演算が実施されるコントローラ(30);によって構成されることを特徴とする多重タスク演算装置。

【請求項3】 各種の算術演算を実施する並列プロセッ サ(100)であって:複数の多重タスク演算装置(5 0) で、前記各複数の多重タスク演算装置は:同相レジ スタ(12);クワッドラチャ・レジスタ(14);角 レジスタ(16);前記同相レジスタ(12),前記ク 20 ワッドラチャ・レジスタ (14) および前記角レジスタ (16)と動作的に結合される第1マルチプレクサ(1 8) ; 前記同相レジスタ (12) および前記クワッドラ チャ・レジスタ (14) と動作的に結合される第2マル チプレグサ(22);前記第1マルチプレクサ(18) と動作的に結合される第1シフト・レジスタ (25) で あって、前記第1シフト・レジスタ (25) は乗算演算 の少なくとも一部を実施する第1シフト・レジスタ (2 5) ;前記第2マルチプレクサ(22) と動作的に結合 される第2シフト・レジスタ(24)であって、前記第 30 2シフト・レジスタ (24) は乗算演算の少なくとも一 部を実施する第2シフト・レジスタ (24);前記第1 シフト・レジスタ (25) および前記第2シフト・レジ スタ(24)と動作的に結合される第1加算器(2 6) ; 前記加算器 (26) の出力, 前記同相レジスタ (12), 前記クワッドラチャ・レジスタ (14), 前 記角レジスタ(16)および前記第1マルチプレクサ (18)と動作的に結合される累算器レジスタ(2 8) ;を含む複数の多重タスク演算装置(50);前記 各多重タスク演算装置 (50) と動作的に結合されるデ ータ・バス(104);前記各多重タスク演算装置(5 0) と動作的に結合されるメモリ(20);前記各多重 タスク演算装置(50)と動作的に結合されるダイナミ ック・メモリ (32) ;および前記複数の多重タスク演 算装置(50)のそれぞれに制御信号を与えるコントロ ーラ(102)であって、前記制御信号に基づき、各種 の算術演算が前記並列プロセッサ (100) によって実 施されるコントローラ (102); によって構成される ことを特徴とする並列プロセッサ。

【発明の詳細な説明】

0 [0001]

【産業上の利用分野】本発明はディジタル・ラジオ受信機に関し、さらに詳しくは放送周波数変調(FM)信号および振幅変調(AM)信号を復調し、これらの信号をディジタル的にフィルタするディジタル回路に関する。

[0002]

【従来の技術】放送AM信号とFM信号の受信と復調は技術上知られている。歴史的にAM信号とFM信号の受信と復調は、アナログ回路を用いて行われ、この回路では、多くのアナログ素子が入力信号を受信して、信号の振幅部分と位相部分を除去して、信号の振幅部分と位相部分の中に含まれる情報を渡して、さらに処理を行い出力する。最近になって、ディジタル回路が出現し、設計者は、信号の復調とフィイルタリングにおいてディジタル信号処理を採用するラジオを作れるようになった。

【0003】ディジタルAM/FMラジオは、アンテナ を使用して、アナログ形式の放送信号を受信する。つい でラジオ周波数(RF)インタフェースが、このアナロ グ信号を増幅して、増幅した信号をチューナに渡す。チ ューナは信号の中の所望の周波数成分にロックし、所望 の周波数成分を10.7MHzに再変調する。IFプロ セッサはついで、再変調されたアナログ信号を受信し て、アナログ信号をディジタル変換し、ついで、このデ ィジタル信号をクワッドラチャ・ミクスダウン(quadra ture mixes down) して、同相信号とクワッドラチャ信 号を作る。この同相信号とクワッドラチャ信号はつい で、ディジタル的にフィルタされて、受信機の選択性を 向上させ、隣接するチャンネルの干渉を低減する。復調 器は、同相信号とクワッドラチャ信号を復調して、振幅 値またはラジアス (radius) 値と位相値を生じる。つい でFM情報とAM情報が、復調された信号から抽出され る。FM情報とAM情報はついで、より低いサンプリン グ周波数にデシメート(decimate)され、このデシメー ション段階は、低域フィルタリング、および新しいサン プリング速度へのアンダーサンプリング(undersamplin g) によって構成される。いったん位相信号と振幅信号 がより低い速度でサンプリングされると、それらはさら にディジタル的に処理されて、誘導される点火雑音を除 去し、放送局で符合化される可聴信号を検索できる。

【0004】同相信号とクワッドラチャ信号の振幅値、位相値への変換、およびその後のこれらの値のフィルタリングは依然難しく計算集約的な作業である。この変換プロセスを扱うほとんどのアルゴリズムは、高価なハードウェア実現を必要とし、高速で大型の電力消費量の多い加算器と乗算器を必要とし、これがディジタル復調方式の効率性を制限し、このため、従来のアナログ手段に対する利点に影響を与えている。

【0005】いくつかのアルゴリズムは復調プロセスの複雑性を低減し、これにより、効率性を向上させて、ハードウェア条件を削減している。具体的な1つのアルゴリズムは、座標回転ディジタル・コンピュータ(coordi

nate rotational digital computer: CORDIC) アルゴリズムの角累算 (angle accumulation) モードであり、同相ベクトルと直角ベクトルに基づき、振幅値と位相値を概算する反復手続である。CORDICアルゴリズムは依然乗算,加算および減算を必要とするが、乗算は、シフト・レジスタによって実現できるものであるため、ハードウェア条件を低減している。

4

【0006】たとえCORDICアルゴリズムがハードウェアの乗算器を必要としなくても、変換プロセスを実施するには、記憶素子の他に少なくとも2個のシフタと3個の加算器が必要である。このため、CORDICアルゴリズムを実行するデバイスは依然、実質的なハードウェアを必要とした。前記ハードウェアは、それ自体では、その後のデシメーション・プロセスで必要とされるディジタル・フィルタリング動作を実行できない。振幅と位相の計算を実行し、その後ディジタル・フィルタリングを行ってデシメーションを行う先行技術のデバイスの複雑性は、結果的に費用がかさみ、性能が低下するため、ディジタル復調方式の全体的性能を制限していた。

20 [0007]

【発明が解決しようとする課題】このため、効率的に、 最小の回路素子で、同相信号とクワッドラチャ信号をラ ジアス値と位相値に変換して、その後のフィルタリング 動作を実行する装置に対する必要性が技術上存在する。

[0008]

【課題を解決するための手段】一般に本発明は、各種の 算術演算を実施する回路を提供し、より具体的には、ラ ジオの復調器で使用するための、同相信号とクワッドラ チャ信号からラジアス値と位相値を決定する回路を提供 30 する。ラジアス値と位相値は、初期の同相信号とクワッ ドラチャ信号に基づき位相値とラジアス値を繰り返し概 算する回路、および各反復段階の誤差によって決定され る。この回路は信号をフィルタするのが望ましい。回路 は、レジスタ、乗算器、シフト・レジスタ、加算器およ びメモリによる構成を使用し、これらすべてがコントロ ーラによって制御されて、必要な反復計算を実行する。 この回路はさらに、各サンプリング間隔で結果を格納す るダイナミック・メモリを含み、これらの結果はラジア ス値と位相値をフィルタするのに使用される。繰り返し の解およびその他の算術演算は、本発明の回路によっ て、より少ない演算数で実施されて、以前は得られなか った利点を持たらす。

[0009]

【実施例】図1は、同相信号とクワッドラチャ信号からラジアス値と位相値を決定し、各種のフィルタリング動作を実行する回路10を示す。この回路はまた、フィルタリング動作と、必要に応じて他の演算を実施する。回路10は、メモリ20、コントローラ30、および多重タスク演算装置50によって構成される。本発明の回路10によって実施される機能はディジタル・ラジオに容

易に適用できるが、ディジタル・ラジオの全体的な動作は、本発明とは即座に密接に関連するものではない。このため、ディジタル・ラジオの全体的動作は、本発明の動作をより明かにするためにのみ説明する。

【0010】メモリ20は、読み出し専用メモリ(ROM)またはその他のスタティック・メモリによって構成され、これは、回路10によって実施される演算に使用する定数を格納する。本発明の回路10は、CORDICアルゴリズムを使用して、冗長な計算を実施できるので、またCORDICアルゴリズムは定数の冗長的使用を必要とするので、メモリ20は、アルゴリズムで使用される定数に直接アクセスすることによって、CORDICアルゴリズムの実行を容易にし効率的にする。技術上周知のように、メモリ20の選択は、システム要件に依存する。これらの要件についてはここでは詳述しない。

【0011】多重タスク演算装置 50は、互いに動作的に結合された、同相レジスタ12、クワッドラチャ・レジスタ14、角レジスタ(angular register)16、第1マルチプレクサ18、第2マルチプレクサ22、第2シフト・レジスタ24、加算器26、累算器レジスタ28、およびコントローラ30によって構成される。多重タスク演算装置 50 の各素子とを含む。データ・バス34は、演算装置 50 の各素子と動作的に結合し、またデータ出力ポート48においてデータの出力ができるようにする。多重タスク演算装置 50は、各種の演算機能を実施し、その1つは、同相信号とクワッドラチャ信号からラジアス値と位相角度を決定することである。

【0012】第1マルチプレクサ18は、データ・バス 34, 同相レジスタ12, クワッドラチャ・レジスタ1 4, および角レジスタ16と動作的に結合する。第2マ ルチプレクサ22は、同相レジスタ12、クワッドラチ ャ・レジスタ14、およびメモリ20と動作的に結合す る。第2シフト・レジスタ24は、第2マルチプレクサ 22の出力をその入力として受け取り、一方、第1シフ ト・レジスタ25は、入力として、第1マルチプレクサ 18の出力を受け取る。加算器26は、第1シフト・レ ジスタ25の出力および第2シフト・レジスタ24の出 力をその2つの入力として受け取る。加算器26は、制 御信号44に依存して、第2シフト・レジスタ24の内 容を第1シフト・レジスタ25に加えるか、または第1 シフト・レジスタ25から第2シフト・レジスタ24の 内容を引いて、出力を生じることができる。 第1シフト ・レジスタ25からの入力値を入力A、第2シフト・レ ジスタ24からの入力を入力Bと想定すると、加算器2 6の演算は、加算器26で受信した制御信号44に応じ て、(A+B)または(A-B)になる。累算器レジス タ28は、その入力として、加算器26の出力を受け取 り、その出力を選択的にシステム・バス34に与える。

6

【0013】回路10は、ダイナミック・メモリ32を含むことができ、このメモリは、第1マルチプレクサ18,データ・バス34,同相レジスタ12,クワッドラチャ・レジスタ14,角レジスタ16,および累算器レジスタ28と相互に動作可能な形で(interoperable)結合し、ラジアス値および位相値を格納するほか、多重タスク演算装置50が出すその他の結果も格納する。ダイナミック・メモリ32は、ランダム・アクセス・メモリ(RAM)またはその他の技術上周知のダイナミック・メモリによって構成されることが望ましい。ダイナミック・メモリ32はまた、データを受け取って、データ・バス34にデータを与える。

【0014】コントローラ30は、制御信号44を、同相レジスタ12,クワッドラチャ・レジスタ14と角レジスタ16,第1マルチプレクサ18,メモリ20,第2マルチプレクサ22,累算器レジスタ28,第1シフト・レジスタ25,第2シフト・レジスタ24,およびダイナミック・メモリ32に与える。コントローラ30は、メモリ20から値(フィルタ係数)を受け取って、20少なくともこれらの値の一部に基づき、制御信号44を出す。制御信号44に基づき、ラジアス値および位相値は、同相信号とクワッドラチャ信号の値に基づいてラジアス値および位相値を繰り返し概算することによって決定される。このような計算は、CORDICアルゴリズムに従って実施される。

【0015】演算において、同相レジスタ12とクワッ ドラチャ・レジスタ14は、データ・バス34を介し て、同相信号とクワッドラチャ信号を受信する。表記 I (n) およびQ(n) はそれぞれ、サンプル間隔(n) 30 の同相信号およびクワッドラチャ信号を表す。同相信号 とクワッドラチャ信号は、以前にディジタル化されフィ ルタされて、時間(n)に採取されたアナログ信号の量 子化標本を表す。コントローラ30は、同相信号とクワ ッドラチャ信号をそれぞれ、同相レジスタ12とクワッ ドラチャ・レジスタ14にロードするのに必要な制御信 号44を与える。いったんロードされたなら、アルゴリ ズムが開始できる。本発明の回路10は、CORDIC アルゴリズムの角累算モードを使用して、同相信号とク ワッドラチャ信号から、ラジアス値と位相値を計算する ことが望ましい。このアルゴリズムは、15回の繰り返 しを必要とすることが望ましく、k=1から15の反復 については以下ののように進行する。

反復 k = 1 の場合:

 $\Phi (n, 1) = Sq * \pi / 2$

I(n, 1) = Sq *Q(n)

Q(n, 1) = -Sq * I(n)

ここでSq = Q(n, k-1) の符号。ゆえにk = 1 の 場合には、Sq = Q(n) の符号となる。

反復 k = 2, . . . 15の場合:

Φ (n, k) = Φ (n, k-1) + Sq*atan [2^{1-k}]I (n, k) = I (n, k-1) + Sq*Q (n, k-1) *2^{1-k}
Q (n, k) = Q (n, k-1) - Sq*I (n, k-1) *2^{1-k}

ここで a t a n $[2^{1-k}] = 2^{1-k}$ のアークタンジェントである。

【0016】本発明の回路10を参照して、反復k=1の場合、同相レジスタ12は最初にI(n)を受け取り、クワッドラチャ・レジスタ14はQ(n)を受け取る。ついで、 $\pi/2$ が、制御信号44に基づき、メモリ20から第2マルチプレクサ22へとロードされ、加算器26への第2入力として与えられる。第1マルチプレクサ18の値はヌルになり、加算器26の第1入力として与えられる。Q(n)の符号に基づき、コントローラ30は、制御信号44を加算器に与えて、加算または減算が実施されるようにする。累算器レジスタ28は加算器26から $\Phi(n,1)$ を受け取り、この値は、バス34を介して角レジスタ16に送られ、次の反復で使用される。

【0017】I(n,1)の計算の場合、Q(n)がクワッドラチャ・レジスタ14からロードされて、第2マルチプレクサ22を介して渡され、第2シフト・レジスタ24を介してシフトされずに渡され、加算器26への第2入力として与えられる。第1マルチプレクサ18は、第1シフト・レジスタ25を介して、加算器の第1入力として、加算器26にヌル値を与える。Q(n)の符号に基づき、コントローラ30は制御信号44を加算器26に与えて、加算器が加算または減算を実施するようにする。累算器レジスタ28はI(n,1)を受け取り、ついでこの値をバス34を介して同相レジスタ12に伝送する。

【0018】Q(n,1)の計算の場合、I(n)が、同相レジスタ12から第2マルチプレクサ22を介して渡され、第2シフト・レジスタ24を介してシフトせずに渡され、加算器26に第2入力として与えられる。ヌル値が第1マルチプレクサ18によって加算器26に与えられ、第1シフト・レジスタ25を介してシフトせずに渡され、加算器26の第1入力として受け取られる。Q(n)の符号に基づき、コントローラ30は制御信号44を加算器26に与えて、加算器26が、加算または減算を実施するようにする。累算器レジスタ28は、加算器26から結果であるQ(n,1)を受け取り、バス34を介してクワッドラチャ・レジスタにその結果を与える。

【0019】 反復k=2の場合、位相値 Φ (n, 2)は、 Φ (n, 1) $+Sq*atan[<math>2^{-1}$] を合計することによって出す。制御信号44と反復指標に基づき、第2マルチプレクサは、メモリ20から正しい情報を受け取る。メモリ20から与えられる値は、 $atan[2^{-1}]$ の値と等しい。角レジスタ16の内容である Φ (n, 1) は、第1マルチプレクサ18に与えられる。

第1マルチプレクサ18はついで、この値を、第1シフト・レジスタ25を介してシフトせずに加算器26に、加算器の第1入力として送る。第2マルチプレクサ22は、この内容を、第2シフト・レジスタ24を介してシフトせずに送り、この値を加算器26の第2入力として与える。Q(n,1)の符号に基づき、コントローラ310 0は、制御信号44を加算器26に与えて、加算器26が、アルゴリズムに従って、加算または減算を実施するようにする。加算器26からの結果である0010 (10)にする。加算器110 (11)にする。加算器12 (11)にする。制御信号13 (13)にする。例句信号14 (14)に基づき、値15 (15)にする。制御信号16 (15)に与えられて、次の演算のために格納される。

8

【0020】反復k=2の場合、I(n, 2)=I $(n, 1) + Sq * Q (n, 1) * 2^{-1}$ である。この演 算を達成するには、同相レジスタ12の内容、I(n, 20 1)、が第1マルチプレクサ18にロードされて、直接 第1シフト・レジスタ25を介してシフトせずに第1入 力として加算器26に与えられる。 クワッドラチャ・レ ジスタ14の内容はついで、第2マルチプレクサ22に 与えられる。第2マルチプレクサ22から、Q(n, 1) の値は第2シフト・レジスタ24に与えられ、アル ゴリズムに従って右に1ビットシフトされる。第2シフ ト・レジスタ24からの値はついで、第2加算器入力と して加算器26に入力される。Q(n,1)の符号に基 づき、コントローラ30は、制御信号44を加算器46 30 に与えて、アルゴリズムに従って加算または減算を実行 する。加算器26からの結果であるI(n, 2)はつい で累算器レジスタ28によって受け取られる。制御信号 44に基づき、値 I (n, 2) はついでバス 34を介し て同相レジスタ12に与えられ、次の演算のために格納 される。

【0021】最後に、反復k=2の場合、 $Q(n, 2)=Q(n, 1)-Sq*I(n, 1)*2^{-1}$ である。この演算を実施するには、クワッドラチャ・レジスタ14の内容であるQ(n, 1)が第1マルチプレクサ18に入力され、第1シフト・レジスタ25を介して送られ、第1加算器入力として加算器26に与えられる。同相レジスタ12の内容は、第2マルチプレクサ22に与えられ、第1シフト・レジスタ25に送られて、右に1ビットシフトされ、加算器26に第2加算器入力として与えられる。Q(n, 1)の符号に基づき、制御信号44がコントローラ30によって与えられて、加算器26は、その入力を加算するか、またはその第1入力から第2入力を減算する。加算器26の結果である20(20)は、累算器レジスタ28に与えられ、ついでデータ・バ

50 ス34を介してクワッドラチャ・レジスタ14に送られ

ろ.

【0022】反復k=3ないし15の場合、回路10は、反復k=2のために実施された段階k=2世のある k=3ないし15に基づき、アルゴリズムを実施する。反復k=3ないし15に基づき、アルゴリズムによる最終結果である k=30 はそれぞれ、k=30 はそれぞれの回路では実現しなかった)。ラジアス値と位相値を決定する回路k=30 の各演算の後、値は、その後のフィルタリング動作で使用するために、ダイナミック・メモリk=30 に格納されるのが望ましく、またバスk=30 はそれぞりしてデータ出力k=30 として与えられる。

【0023】本発明の回路10はさらに、ダイナミック・メモリ32、同相レジスタ12、および累算器レジスタ28の相互に動作可能な結合によって構成されて、コントローラによって与えられる振幅変調制御信号44に基づき、ラジアス値から、振幅変調(AM)情報を抽出する。ラジアス値I (n, 15) はサンプル期間(n)のAM情報を表すので、コントローラは、単に常駐の場所からAM情報にアクセスして、データ出力48として信号値I (n, 15) を与えることによって、AM情報を抽出する。しかしながら、当業者は、信号を強化するのに、ラジアス値I (n, 15) のさらなる操作が必要となることを容易に認めよう。

【0024】回路10は、位相値に対し算術演算を行うことによって、計算された位相値から FM情報を抽出する。このため、回路10はさらに、ダイナミック・メモリ32、同相レジスタ12、クワッドラチャ・レジスタ14、第1マルチプレクサ18、第2マルチプレクサ22、加算器26、および累算器レジスタ28の相互に動作可能な結合によって構成されて、コントローラが与える周波数変調制御信号44に基づき、位相値から周波数変調(FM)情報を抽出する。MPX(n)で表されるFM情報は、以下のように位相値から抽出される。

[0025]

MPX $(n) = \Phi(n, 15) - \Phi(n-1, 15)$ FM情報を抽出する動作において、回路10は最初に、第1マルチプレクサ18の現在の位相値 $\Phi(n, 15)$ の結果をロードして、この値を第1シフト・レジスタ25を介してシフトせずに加算器26に渡す。次に、回路10は、メモリ32から値 $\Phi(n-1, 15)$ を検索して、この値を、データ・バス34を介してクワッドラサャ・レジスタ14に渡し、この値を第2マルチプレクサ22に送り、この値を第2シフト・レジスタ24を介してシフトせずに加算器26に渡し、この結果を累算器レジスタ28に渡す。回路10はついで、MPX (n)をデータ出力48として与えてその後も使用するか、この値をダイナミック・メモリ32に格納する。或いはその

両方を行う。

【0026】回路10は最初、フィルタしないAMおよ びFM情報を高いサンプリング速度で抽出する。しかし ながら、より低いサンプリング速度で信号をデシメート して、可聴信号処理などその後の処理が、AM/FM情 報に対しより低い処理速度で実施できるようにすること が望ましい。技術上周知のように、デシメーション・プ ロセスはまた、信号が低域フィルタされて、対象帯域内 での高周波成分のエイリアシングを回避する。このた 10 め、回路10はさらに、ダイナミック・メモリ32,同 相レジスタ12、クワッドラチャ・レジスタ14、第1 マルチプレクサ18、第2マルチプレクサ22、第1シ フト・レジスタ25, 第2シフト・レジスタ24, 加算 器26,および累算器レジスタ28の相互に動作可能な 結合によって構成され、コントローラ30によって与え られたフィルタ制御信号に基づき、ラジアス値および位 相値からフィルタした信号を生じる。この相互に動作可 能な結合はまた、以前にラジアス値と位相値から導出し たAM情報とFM情報をフィルタするように動作でき 20 る。フィルタリングは多くの方法で実施でき、当業者 は、本発明の回路10が、各種のフィルタリング機能を 実施できることを容易に理解しよう。しかしながらここ では、くし形フィルタとこれと同等のカスケード式の一 様な有限インパルス応答(cascaded uniform finite im pulse response: FIR) の実現を検討する。

10

【0027】くし形フィルタは、複数の加算演算を実施して、デシメーション前に、フィルタしていない信号から高周波成分を除去する。そのため、以前導出したFM情報、MPX(n)、は次数Mの一様なFIRフィルタのN段階のカスケードに従ってフィルタできる。各段階の個々の伝達関数は次の式によって与えられる。

[0028]

$$H_1$$
 (z) = 1/(M+1) Σz^{-k}
k=0

この種のフィルタの利点は、乗算を必要としないことと、係数がすべて1 (unity) であるため、係数の格納を必要としないことである。このため、たとえば、M=1でN=4の場合、4段階を有するカスケード式フィルタ (cascaded filter) (各段階が1次になっている)は、次の伝達関数を有する:

 $H_{TC} = [(1 + z^{-1}) / 2]^4$

この関数はフィルタのカスケードとして実現でき、それぞれ、伝達関数(1/2)*($1+z^{-1}$)を有する。CORDICアルゴリズムによりMPX(n)だとすると、MPXD(n)(FM信号のフィルタした値)は次のように計算できる。

[0029]

MPX2 (n) = [MPX1 (n) + MPX1 (n-1)] *1/2MPX3 (n) = [MPX2 (n) + MPX2 (n-1)] *1/2

MPXD(n) = [MPX3(n) + MPX3(n-1)] *1/2

最終結果であるMPXD(n)は、サンプル間隔(n) に対するフィルタしたFM信号に等しい。フィルタリン グ動作を実施するには、反復的加算機能が、クワッドラ チャ・レジスタ14、角レジスタ16、第1マルチプレ クサ18, 第2マルチプレクサ22, 加算器26, 累算 器レジスタ28、およびダイナミック・メモリ32を使 ラジアス値を保持するので、フィルタリング動作には使 用されないことが望ましい。しかしながら、当業者は、 ラジアス値を、代わりにダイナミック・メモリ32に格 納できることを容易に認めよう。コントローラ30は制 御信号44を与え、この信号はダイナミック・メモリ3 2にアクセスして必要な情報にアクセスし、この情報を 角レジスタ16とクワッドラチャ・レジスタ14に与え る。これらの値はついで、第1マルチプレクサ18と第 2マルチプレクサ22, 第1シフト・レジスタ25と第 2シフト・レジスタ24(ともに1/2による乗算を達 成するために1ビット右にシフトされる)を通じて経路 設定され、ついで加算器26に与えられる。加算器26 は必要な演算を実施し、結果を累算器レジスタ28に入 れる。中間結果はダイナミック・メモリ32に格納さ れ、加算演算のために必要に応じてアクセスされる。最 後に、フィルタされた結果であるMPXD(n)がサン プル間隔(n)に対して与えられ、データ出力48とし て与えられる。当業者は、種々の次数のくし形フィルタ が、本発明の回路10によって容易に実施できることを すぐに認めよう。

【0030】本発明の回路10を使用して実現できるも う1つの種類のフィルタは、非1 (non-unit y)の係数FIRフィルタであり、これは一連の乗算お よび加算演算を含んで、フィルタした信号を作る。入力 信号x(n)の場合、j次の非1の係数FIRフィルタ は、次式に従ってフィルタした出力Fx(n)を生じる と説明できる。

[0031]

$$\mathbf{F} \mathbf{x} (\mathbf{n}) = \sum_{i=0}^{\infty} k(i) *\mathbf{x} (\mathbf{n} - i)$$

12

ここでk(i)は、メモリ20に常駐する非1のフィル タ係数であり、x (n-i) はダイナミック・メモリ3 用して実施される。同相レジスタ12は、以前決定した 10 2に常駐する以前の入力値である。このため、FIRフ ィルタリング機能は、以前のサンプリング期間中に得ら れた値x (n) に対し動作し、これらに定数k (i) を 掛けて、ついでこれらの積を加算してFx(n)を作 る。メモリ20に格納された係数k(i)は、コントロ ーラ30に提供され、変形ブースのアルゴリズム (modi fied Booth's algorithm) に従ってデコードする。ダイ ナミック・メモリ32に格納されたx(n-1)値は、 クワッドラチャ・レジスタ14に順にロードされる。各 積k (i) *x (n-1) は、8 サイクルで生成でき 20 る。これらの各サイクルの間、コントローラ30は、変 形ブースのアルゴリズムに従って、k(i)値の隣接ビ ットを検査し、シフタ24, シフタ25, マルチプレク サ18と22の両方、クワッドラチャ・レジスタ14、 角レジスタ16,および累算器レジスタ28に対する制 御信号44を決定する。各サイクルにつき、デコードさ れるk(i)のビットが、回路10の各素子の動作を決 定する。最終サイクルに先立つ各サイクルの間は、中間 結果は加算器26によって生成される。FIRフィルタ の3ビットの値に基づき、回路10はフィルタした結果 30 を出すよに動作する。k(i)ビットに基づき、値は第 1マルチプレクサ18 (第1mux) にロードされ、第 2マルチプレクサ22 (第2mux) にロードされ、第 1シフト・レジスタ25 (第1SR) の動作によってシ フトされ、第2シフト・レジスタ24 (第2SR) の動 作によってシフトされ、以下に従って加算器26によっ て動作される。

k(i) 第1mux 第2mux 第1SR 第2SR 加算器

ビット	ロード	ロード	シフト	シフト	
000	ACC.	ヌル	右 2	なし	加算
001	ACC	QReg	右 2	なし	加算
010	ACC	QReg	右 2	なし	加算
011	ACC	QReg	右 2	左 1	加算
100	ACC	QReg	右 2	左 1	減算
101	ACC	QReg	右 2	なし	减算
110	ACC	QReg	右 2	なし	減算
111	ACC	ヌル	右 2	なし	加算

各k(i) * x(n-1) の積を計算する8サイクルを 完了した後、Fx(n)が累算器レジスタ28で作られ る。この値はついで、今後使用するためにデータ出力4 50 にFIRフィルタを実施する。このため、本発明は1個

8として与えられる。反復プロセスと、変形ブースのア ルゴリズムの使用によって、本発明の回路10は効率的

の加算器のみを使用して、CORDICアルゴリズムと その後のフィルタリングを実施する。1個の加算器しか 必要としないことにより、本発明は、先行技術の回路に 比べて、消費電力が低減し、必要な回路の数や使用する ダイ面積が少なくて済む。

【0032】図2は、算術演算を達成するための並列プ ロセッサ100の概略プロック図を示す。並列プロセッ サ100は、複数の多重タスク演算装置50、各多重タ スク演算装置50と動作的に結合されるデータ・バス1 04, 各多重タスク演算装置50と動作的に結合される メモリ20、各多重タスク演算装置50と動作的に結合 されるダイナミック・メモリ32, および各多重タスク 演算装置50に制御信号を与えるコントローラ102に よって構成され、制御信号に基づき、各種の算術演算が 並列プロセッサによって実施される。

【0033】図1を参照して、各多重タスク演算装置5 0は、互いに動作的に結合された、同相レジスタ12, クワッドラチャ・レジスタ14, 角レジスタ16, 第1 マルチプレクサ18, 第2マルチプレクサ22, 第1シ フト・レジスタ25、第2シフト・レジスタ24、加算 器26、および累算器レジスタ28によって構成される ことが望ましい。各多重タスク演算装置50は、各種の 算術演算を実施するように動作できる。たとえば、各多 重タスク演算装置50は、同相信号とクワッドラチャ信 号に基づいて、ラジアス値と位相値を計算して、他の信 号からAM情報とFM情報を抽出し、信号をフィルタ し、乗算を実施し、または各種の他の演算を実施でき

【0034】多くの用途の処理条件では、算術演算が並 列して実施されて所望の結果を出すことが要求される。 そのため、本発明の並列プロセッサ100は、メモリの 資源を共有できる一方、多重タスク演算装置50間の処 理条件を配分できる。具体的にディジタル・ラジオ用途 に関して言えば、メモリ20とダイナミック・メモリ3 2とに結合された1つの多重タスク演算装置50は、C ORDIC角累算モード・アルゴリズムを実施できる一 方で、もう1つの多重タスク演算装置50はフィルタリ ング機能を実施できる。データは経時的に順にディジタ

14

ル・ラジオに入ってくるので、各多重タスク演算装置5 0は、データの他の部分を破壊せずに、データの一部分 に対し機能できる。このようにして、優れたデータ変 換, 抽出およびフィルタリング機能が並列プロセッサ1 00によって得られる。

【0035】上記の好適な実施例は、本発明の原理を明 かにすることを意図したものであって、本発明の範囲を 限定することを意図するものではない。当業者には、以 下の請求の範囲から逸脱することなく、これらの好適な 10 実施例に対し、他の種々の実施例および変形ができよ う。

【図面の簡単な説明】

【図1】 本発明によりラジアス値と位相値を決定する 回路の概略ブロック図を示す。

【図2】 本発明により各種の算術演算を実施する並列 プロセッサの概略ブロック図を示す。

【符号の説明】

- 10 回路
- 12 同相レジスタ
- 14 クワッドラチャ・レジスタ
 - 16 角レジスタ
 - 18 第1マルチプレクサ
 - 20 メモリ
 - 22 第2マルチプレクサ
 - 24 第2シフト・レジスタ
 - 25 第1シフト・レジスタ
 - 26 加算器
 - 28 累算器レジスタ
 - 30 コントローラ
- 32 ダイナミック・メモリ 30
 - 34 データ・バス
 - 44 制御信号
 - 48 データ出力ポート
 - 50 多重タスク演算装置
 - 100 並列プロセッサ
 - 102 コントローラ
 - 104 データ・バス

【図1】

